維護7奈米閘極多晶矽移除製程品管 NFET/PFET先進缺陷檢測上場

作者: Ian Tolle / Michael Daino
2019 年 03 月 04 日
隨著後閘極(Gate-Last)製程的高介電金屬閘極整合方案而出現的幾種需要監控的缺陷類型中,鰭片蝕出被普遍認為是最重要的一種。後閘極製程中,源極和汲極的成型期間,閘極先採用犧牲材料。一旦源極和汲極成型完成,犧牲材料(多晶矽)就會被移除,把空間讓給高介電閘極氧化物和金屬閘極堆疊。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

重新分配功率預算 MCU打造高能效智慧型儀表

2012 年 03 月 29 日

導入高效能控制演算法 MI無線充電提升傳輸功率

2013 年 11 月 30 日

有效降低氮化鉭層電阻 鈷助力先進製程效能提升

2020 年 01 月 18 日

製程設備/材料關卡多 先進製程IC品質要求高

2020 年 09 月 07 日

兼顧功能/傳輸效能 藍牙MCU助產品設計事半功倍

2022 年 02 月 24 日

奈米井場效電晶體問世 基因/蛋白質檢測更上層樓

2024 年 02 月 20 日
前一篇
專訪諾基亞大中華區總裁馬博策 諾基亞Future X for industries滿足工業4.0/數位轉型需求
下一篇
意法推出超低靜態電流/高效能電壓轉換器
最新文章

愛德萬測試推出ACS Gemini開發者平台

2024 年 12 月 13 日

芝程推出生成式AI機器人結合體徵感測功能

2024 年 12 月 13 日

BV助大同獲台電60MW冬山儲能專案認證

2024 年 12 月 13 日

ROHM/台積公司建立戰略合作夥伴關係

2024 年 12 月 13 日

晶睿通訊2024全球安防排名14位

2024 年 12 月 13 日